

Soluzione della prova scritta di Fondamenti di Elettronica

del 19 giugno 2015, parte digitale

- 1) Essendoci l'invertitore, $F=PD$. Abbiamo il parallelo tra A e B in serie con C, quindi $F=(A+B)C$
- 2) Nella carica di caso peggiore abbiamo 2 pMOS in serie, così come abbiamo 2 nMOS in serie nella scarica di caso peggiore. Quindi $S_p=S_n \cdot \beta_n' / \beta_p' = 2$
- 3) Ciascun segnale di ingresso (A, B e C) va su un nMOS e un pMOS, quindi

$$C_i = (S_n + S_p) \cdot C_{M1} = 1.8fF$$

$$\text{essendo } C_{M1} = (C_{OX} L_{MIN}^2 + 2C_{GSO} L_{MIN}) = 0.6fF$$

- 4) Sia per la porta a monte che per l'inverter i tempi di salita e di discesa sono gli stessi, quindi possiamo considerare il ritardo totale come somma dei tempi di discesa

$$t_p = \frac{2C_{INV}}{\beta_n' \frac{1}{2} V_{DD}} F(V_T/V_{DD}) + \frac{2C_L}{\beta_n' S_{INV} V_{DD}} F(V_T/V_{DD}) = \frac{2F}{\beta_n' V_{DD}} \left[2(1 + \varepsilon) C_{M1} S_{INV} + \frac{C_L}{S_{INV}} \right]$$

la minimizzazione fornisce

$$S_{INV} = \sqrt{\frac{C_L}{2(1+\varepsilon)C_{M1}}} = 3.7$$

da cui $C_{INV}=6.7fF$

- 5) Il ritardo dell'invertitore è sempre lo stesso per ogni configurazione degli ingressi

$$t_{INV} = \frac{2C_L}{\beta_n' S_{INV} V_{DD}} F(V_T/V_{DD}) = 104ps$$

A questo va sommato il ritardo della porta a monte, che vale

$$t_F = \frac{2C_{INV}}{\beta_n' S_{eq} V_{DD}} F(V_T/V_{DD}) \quad \text{o} \quad t_R = \frac{2C_{INV}}{\beta_p' S_{eq} V_{DD}} F(V_T/V_{DD})$$

a seconda che si tratti di carica o scarica. Per i diversi casi otteniamo:

A	B	C	S _{eq}	t_F+t_{INV} [ps]	t_R+t_{INV} [ps]
0	0	0	3		138
0	0	1	1		208
0	1	0	2		156
0	1	1	1/2	208	
1	0	0	2		156
1	0	1	1/2	208	
1	1	0	2		156
1	1	1	2/3	182	

- 6) Essendo una logica dinamica, preleviamo energia dall'alimentazione con probabilità $P_F(1-P_F)$ sia quando dobbiamo caricare C_L che quando dobbiamo scaricare C_{INV} . Dalla tabelle di verità vediamo che $P_F=3/8$ Quindi:

$$P_D = (C_L + C_{INV}) V_{DD}^2 f_{CK} P_F (1 - P_F) = 21.5 \mu W$$